1. [I]nfo
  2. [M]oduli
  3. [B]acheca
  4. [P]rogramma
  5. [O]rari
  6. [E]sami
  7. E[v]enti
  8. [F]iles

Per aggiungere un Corso tra i Preferiti è necessario Accedere al Sito.

Generali:

  • Dipartimento: Ingegneria
  • Settore Ministeriale: ING-INF/01
  • Codice di verbalizzazione: 8037526
  • Metodi di insegnamento: Frontale
  • Metodi di valutazione: Scritto E Orale
  • Prerequisiti: Conoscenze sui circuiti VLSI e sul loro processo di produzione.
  • Obiettivi: Il corso si compone di due parti, la prima parte ha lo scopo di esporre le varie tecniche di collaudo dei componenti e sistemi VLSI, la seconda parte introduce tecniche di progettazione finalizzate alla tolleranza ai guasti. Introduzione al collaudo di circuiti e sistemi elettronici digitali Definizioni e motivazioni Collocazione all'interno del processo di realizzazione di chip VLSI Resa del processo e costo di produzione di un circuito integrato Principali meccanismi di guasto Copertura di guasti ed efficienza del collaudo Modelli di guasto Guasti di tipo stuck-at: principi di base sul collaudo nei confronti di guasti di tipo stuck-at Equivalenza di guasti e ?Fault Collapsing? Principali meccanismi di guasto Dominanza di guasti e ?Fault Collapsing? Guasti di tipo stuck-open: possibile collaudo Guasti di tipo stuck-on: possibile collaudo Guasti di tipo bridging resistivo, delay, crosstalk e transitori: possibile collaudo Automatic Test Pattern Generation (ATPG) Definizione Algebre per ATPG Algoritmi esaustivi Algoritmi random ?Path Sensitization? Test delle memorie e algoritmi di March Test Tecniche di progettazione orientata al collaudo (DFT) Introduzione Metodi ad-hoc e metodi strutturali Full-scan Boundary scan Built-in-self-test (BIST) Affidabilita e tolleranza ai guasti Introduzione: applicazioni, motivazioni Metodi per la valutazione della affidabilita di un sistema Reliability block diagram Fault Tree Analysis Markov chains Tecniche di progettazione Fault Tolerant Ridondanza Modulare On-line testing e recovery: duplicazione e confronto; progettazione self-checking Progettazione self-checking: proprieta circuiti self-checking; ipotesi di guasto; progetto di blocchi funzionali self-checking; progetto di checker;. Codici a rilevazione e correzione di errore Codici a rivelazione d'errore (codici di Berger e relativi checker; codici di parita e relativi checker; codice two-rail e relativi checker; codice m-out- of-n e relativi checker) Recovery: rollback and retry; tecniche riconfigurazione Codici a correzione d'errore: codici lineari di parita; circuiti di codifica e decodifica
  • Ricevimento: Su appuntamento: scrivere una email al docente.

Didattica:

  • A.A.: 2022/2023
  • Canale: UNICO
  • Crediti: 6

Classe virtuale:

  • Nome classe: OTTAVI-8039841-AFFIDABILITA'_DI_SISTEMI_DIGITALI
  • Link Microsoft Teams: Link
  • Docente: OTTAVI MARCO
2021 © Università di TorVergata  |  FAQ  |  Contatta la Redazione  |